A减小负载或分布电容
B在与门及或门后加一级反相器
C减小输出阻抗
D调节三极管的静态工作点
由于门电路连接的级数愈多,导致输出的低电平接近高电平,怎样防止逻辑差错( )。
由于门电路连接的级数愈多,愈易导致输出的低电平接近高电平,防止逻辑差错的措施是( )。
( )TTL逻辑门电路的高电平、低电平与CMOS逻辑门电路的高、低电平数值是一样的。
在正逻辑系统中,若要求“或”门电路的输出端为低电平,则其输入端( )。 A全为高电平 B全为低电平 C只要有一个低电平就行
在正逻辑系统中,如要求“或”门电路的输出端为低电平,则其输入端()。
首页
每日一练
打赏一下
浏览记录