试题详情

一个16K×1位的DRAM存储器芯片，采用双译码方式，其地址总线为( )根。

采用全译码方式的存储器，其任一单元都有唯一的确定地址。

某256×1位的存储芯片内部结构为16×16的存储元矩阵，且采用“重合法”的译码驱动方式来选择存储元，则该芯片引脚中地址线的数目为()。

有一个 lK×l 的 DRAM 芯片，芯片内是 32×32 结构，采用异步刷新方式，如果刷新间隔不超过 2ms，刷新信号的周期是（ ）。