试题详情

时序逻辑电路的波形图是各个触发器的输入随时钟脉冲变化的波形。

同步时序逻辑电路中各触发器的时钟脉冲 CP 是同一个信号。（ ）

由两个主从型JK触发器组成的逻辑电路如图a)所示，设Q1、Q2的初始态是0、0， 已知输入信号A和脉冲信号CP的波形，如图b)所示，当第二个CP脉冲作用后，Q1、Q2将变为：

触发器是一种时序电路，它是构成时序逻辑电路的基础。()

题图（a）所示触发器中，各端输入波形如题图所示，触发器初始状态为0。 （1）该触发器为（）。